MPL-B220T-VJ44AA

這里只介紹動(dòng)態(tài)存儲(chǔ)器(DRAM)的工作原理。
動(dòng)態(tài)存儲(chǔ)器每片只有一條輸入數(shù)據(jù)線，
而地址引腳只有8條。為了形成64K地址，必須在系統(tǒng)地址總線和芯片
地址引線之間專門設(shè)計(jì)一個(gè)地址形成電路。使系統(tǒng)地址總線信號(hào)能分時(shí)地加到8個(gè)地址的引腳上，
借助芯片內(nèi)部的行鎖存器、列鎖存器和譯碼電路選定芯片內(nèi)的存儲(chǔ)單元，鎖存信號(hào)也靠著外部地址電路產(chǎn)生。
當(dāng)要從DRAM芯片中讀出數(shù)據(jù)時(shí)，CPU首先將行地址加在A0-A7上，而后送出RAS鎖存信號(hào)，
該信號(hào)的下降沿將地址鎖存在芯片內(nèi)部。接著將列地址加到芯片的A0-A7上，再送CAS鎖存信號(hào)，
也是在信號(hào)的下降沿將列地址鎖存在芯片內(nèi)部。然后保持WE=1，則在CAS有效期間數(shù)據(jù)輸出并保持。
當(dāng)需要把數(shù)據(jù)寫入芯片時(shí)，行列地址先后將RAS和CAS鎖存在芯片內(nèi)部，然后，WE有效，加上要寫入的數(shù)據(jù)，則將該數(shù)據(jù)寫入選中的存貯單元。
由于電容不可能長(zhǎng)期保持電荷不變，必須定時(shí)對(duì)動(dòng)態(tài)存儲(chǔ)電路的各存儲(chǔ)單元執(zhí)行重讀操作，以保持電荷穩(wěn)定，
這個(gè)過(guò)程稱為動(dòng)態(tài)存儲(chǔ)器刷新。PC/XT機(jī)中DRAM的刷新是利用DMA實(shí)現(xiàn)的。首先應(yīng)用可編程定時(shí)器8253的計(jì)數(shù)器1，
每隔1⒌12μs產(chǎn)生一次DMA請(qǐng)求，該請(qǐng)求加在DMA控制器的0通道上。當(dāng)DMA控制器0通道的請(qǐng)求得到響應(yīng)時(shí)，
DMA控制器送出到刷新地址信號(hào)，對(duì)動(dòng)態(tài)存儲(chǔ)器執(zhí)行讀操作，每讀一次刷新一行。
廈門航拓電氣有限公司
 吳明：0592-5072087
 手機(jī)：18965131360
 傳真：0592-5072083
1756-L55M23/A
1756-L55M24/A
1756-L60M03SE/A
1756-L61/B
1756-L61S/B
1756-L62/B
1756-L62S/B
1756-L63/A
1756-L63/B